top of page

Generatived (Beta) | Cung cấp tin tức và xu hướng mới nhất về AI sáng tạo

logo.png

Cadence phát hành giải pháp IP bộ nhớ HBM4 nhanh nhất

Generatived

12:30 18/4/25

Cadence đã công bố giải pháp IP bộ nhớ HBM4 12,8Gbps nhanh nhất trong ngành được thiết kế để giải quyết nhu cầu băng thông bộ nhớ theo cấp số nhân của các hệ thống đào tạo AI và HPC. Giải pháp này tuân thủ thông số kỹ thuật JEDEC JESD270-4 và cung cấp băng thông gấp đôi so với sản phẩm IP HBM3E tiền nhiệm. IP bộ điều khiển và PHY HBM4 thiết lập một tiêu chuẩn công nghiệp mới với tốc độ hiệu suất là 12,8Gbps, đồng thời mang lại hiệu suất năng lượng tốt hơn 20% trên mỗi bit, hiệu suất diện tích tốt hơn 50% và tăng băng thông với số lượng I/O gấp đôi.

Sản phẩm mới nhất của công ty có cả PHY và bộ điều khiển hiệu suất cao để tạo thành giải pháp hệ thống con bộ nhớ hoàn chỉnh. HBM4 PHY được cung cấp dưới dạng macro cứng cho các nút công nghệ TSMC N3 và N2, trong khi bộ điều khiển được cung cấp dưới dạng macro RTL mềm. Tốc độ dữ liệu của giải pháp vượt quá tốc độ của các thiết bị DRAM HBM4 hiện có 60%, cung cấp cho các nhà thiết kế biên độ hệ thống đáng kể và bảo vệ tương lai cho các sản phẩm SoC của họ. Kiến trúc này có RAS và BIST để cho phép điều chỉnh hiệu suất tại chỗ nhằm hỗ trợ các hoạt động tối ưu của trung tâm dữ liệu. Nó cũng có nhiều tùy chọn thiết kế interposer và phần mềm phòng thí nghiệm để kích hoạt nhanh hệ thống con bộ nhớ.

Boyd Phelps, phó chủ tịch cấp cao kiêm tổng giám đốc tại Cadence, đã nhấn mạnh nhu cầu ngày càng tăng về băng thông bộ nhớ cao hơn khi các ứng dụng AI mở rộng và cách các giải pháp HBM4 có thể đáp ứng nhu cầu này bằng cách cung cấp hiệu suất tối đa 12,8Gbps trong khi vẫn hiệu quả về cả diện tích và công suất, điều này rất quan trọng đối với cơ sở hạ tầng AI.

Cadence cung cấp một bộ sản phẩm toàn diện cho giải pháp HBM4 của mình để cho phép tích hợp nhanh chóng và kích hoạt sau silicon. Điều này bao gồm thiết kế interposer tham chiếu được xác minh ở tốc độ 12,8Gbps trên chip thử nghiệm với bộ điều khiển HBM4, PHY, interposer và thiết bị DRAM. Ngoài ra, phần mềm LabStation với các tính năng phong phú và bộ thử nghiệm của nó giúp tăng tốc quá trình đưa SoC vào phòng thí nghiệm và thời gian đưa ra thị trường. HBM4 PHY và bộ điều khiển được xác minh bằng IP xác minh của Cadence cho HBM4 để nhanh chóng hoàn thành xác thực IP và SoC, cung cấp giải pháp toàn diện từ xác thực IP đến xác thực cấp hệ thống.

Chia sẻ bài viết này:

Tin tức mới nhất
Accel BrainがAI新機能

Accel BrainがAI新機能

7:00 30/9/26

Accel Brain(千葉県千葉市)は、AI分析プラットフォーム「PARAs AI」において外部の公的データベースを直接検索および参照できる機能を追加したと発表した。

TechSuiteが弁理士調査

TechSuiteが弁理士調査

7:00 30/9/26

TechSuite(東京都)は、生成AIにおける特許事務所や弁理士の表示傾向を測定した調査結果を公開した。

ステルラがピッチイベント開催

ステルラがピッチイベント開催

7:00 30/9/26

ステルラ(東京都渋谷区)は、2026年10月10日に渋谷スクランブルホールにて社会フェス「第1回 IMPACT Z 2026」を開催する。

ARIがAI活用未来会議開催

ARIがAI活用未来会議開催

7:00 30/9/26

ARアドバンストテクノロジ(東京都渋谷区)は、コンタクトセンターのあり方を議論する「コンタクトセンター未来会議」の第4回を開催した。

Copyright © 2024 Generatived - All right Reserved.

Chia sẻ bài viết này:

Chia sẻ bài viết này:

Generatived AI Logo

Generatived là dịch vụ cung cấp thông tin và xu hướng chuyên về Generative AI. Chúng tôi sẽ cố gắng hết sức để cung cấp thông tin về thế giới đang thay đổi nhanh chóng.

  • Facebook
  • X

Hãy theo dõi chúng tôi

Ngôn ngữ

Tin tức mới nhất
Accel BrainがAI新機能

Accel BrainがAI新機能

7:00 30/9/26

Accel Brain(千葉県千葉市)は、AI分析プラットフォーム「PARAs AI」において外部の公的データベースを直接検索および参照できる機能を追加したと発表した。

TechSuiteが弁理士調査

TechSuiteが弁理士調査

7:00 30/9/26

TechSuite(東京都)は、生成AIにおける特許事務所や弁理士の表示傾向を測定した調査結果を公開した。

ステルラがピッチイベント開催

ステルラがピッチイベント開催

7:00 30/9/26

ステルラ(東京都渋谷区)は、2026年10月10日に渋谷スクランブルホールにて社会フェス「第1回 IMPACT Z 2026」を開催する。

ARIがAI活用未来会議開催

ARIがAI活用未来会議開催

7:00 30/9/26

ARアドバンストテクノロジ(東京都渋谷区)は、コンタクトセンターのあり方を議論する「コンタクトセンター未来会議」の第4回を開催した。

bottom of page